Home   >   Knowledge   >   Courses   >   Alimentazione: alcuni suggerimenti (parte 43) – I dispositivi discreti possono rappresentare una valida alternativa ai driver MOSFET integrati (parte 2 di 2)

Alimentazione: alcuni suggerimenti (parte 43) – I dispositivi discreti possono rappresentare una valida alternativa ai driver MOSFET integrati (parte 2 di 2)

Pubblicato il 24 ottobre 2014

Nel Power Tip 42 abbiamo analizzato un inseguitore di emettitore utilizzato per i circuiti di comando di gate MOSFET, mostrando come è possibile ottenere correnti di comando in un intervallo di 2 Amp grazie a piccoli transistor SOT-23.

In questo Power Tip, esamineremo i raddrizzatori sincroni autocomandati e discuteremo se è necessario ricorrere a driver discreti per proteggere i gate dei raddrizzatori sincroni dalle tensioni eccessive. In una situazione ideale, i raddrizzatori sincroni verrebbero comandati direttamente dal trasformatore di alimentazione. Tuttavia, in presenza di ampie variazioni della tensione di ingresso, la tensione del trasformatore potrebbe risultare elevata al punto di danneggiare i raddrizzatori sincroni.

fig1

Fig. 1 – Il Q1 disattiva rapidamente il Q2 del FET del flyback sincrono

La figura 1 mostra un driver discreto utilizzato per controllare la conduzione del Q2 in un flyback sincrono. Tale circuito fornisce una corrente di gate con attivazione controllata e protegge il gate del raddrizzatore dalla tensione inversa elevata. Il circuito inizia con una tensione negativa sulle uscite del trasformatore.

L’uscita da 12 Volt risulta più negativa rispetto all’uscita da 5 Volt, portando il Q1 a condurre e cortocircuitare il gate-source di tensione sul FET di potenza Q2, spegnendolo rapidamente. Dato che la corrente di base fluisce attraverso R2, è presente una tensione negativa sul C1 del condensatore di accelerazione. Durante tale periodo di tempo, il FET primario conduce e immagazzina energia nell’induttanza magnetizzante del trasformatore. Quando il FET primario si spegne, la tensione di uscita del trasformatore oscilla in positivo. Il gate-source del Q2 viene rapidamente polarizzato in diretta attraverso il D1 e l’R1, causando la conduzione del Q2. La giunzione base-emitter del Q1 viene protetta dal D2 con la scarica del C1. Il circuito rimane in questo stato fino alla riattivazione del FET primario.

In realtà, la corrente di uscita può scaricare i condensatori di uscita come avverrebbe con un buck sincrono. L’attivazione del FET primario fa collassare la tensione sul secondario del trasformatore ed elimina il comando positivo dal Q2. Tale transizione può comportare uno shoot through significativo dalla sovrapposizione del tempo di conduzione del FET primario e del Q2. Per ridurre al minimo il tempo di attivazione dei FET primario e secondario, il Q1 cortocircuita il gate-source sul Q2 del raddrizzatore sincrono il più rapidamente possibile.

fig2

Fig. 2 – In questo driver avanzato sincrono, il D2 e il D4 limitano la tensione di gate positiva

La figura 2 mostra un driver discreto utilizzato per controllare la conduzione del Q1 e del Q4 in un convertitore avanzato sincrono. In questa particolare progettazione, la tensione di ingresso ha un ampio intervallo. Ciò significa che i gate dei due FET potrebbero essere soggetti a tensioni superiori ai rispettivi valori nominali, pertanto si rende necessario un circuito di blocco. La configurazione di questo circuito attiva il Q4 quando la tensione di uscita del trasformatore risulta positiva, inoltre attiva il Q1 quando la tensione risulta negativa.

I diodi D2 e D4 limitano il comando positivo a circa 4,5 Volt. I FET vengono disattivati attraverso il D1 e il D3, comandati dal trasformatore e dalla corrente nell’induttore. Le tensioni di gate inverse vengono bloccate a terra mediante il Q1 e il Q4. In questa particolare progettazione, i FET presentano capacità di gate di valore relativamente ridotto, pertanto le transizioni risultano rapide. FET di dimensioni maggiori richiedono l’implementazione di un transistor PNP per disaccoppiare la capacità di gate dall’avvolgimento del trasformatore e per migliorare la velocità di disattivazione. La scelta del package corretto per il Q2 e il Q3 dei transistor di comando di gate risulta critica, dato che in tali transistor la potenza dissipata potrebbe essere elevata, in quanto fungono da regolatori lineari durante la carica delle capacità dei gate FET. Inoltre, in presenza di tensioni di uscita superiori, la pote dissipata in R1 e R2 può risultare considerevole.

Riepilogando, molte alimentazioni con raddrizzatori sincroni possono utilizzare la tensione di avvolgimento del trasformatore per comandare i gate dei raddrizzatori sincroni. Ingressi con intervalli ampi o tensioni di uscita elevate richiedono la protezione dei gate da parte dei circuiti di condizionamento. Nel flyback sincrono illustrato in figura 1, abbiamo mostrato come è possibile bloccare la tensione inversa sul gate del raddrizzatore sincrono, pur preservando transizioni rapide di commutazione. In modo simile, nell’avanzamento sincrono di figura 2, abbiamo mostrato come limitare la tensione di comando positiva sui gate dei raddrizzatori sincroni.

Nel prossimo incontro analizzeremo gli elevati transitori di carico di/dt e le relative implicazioni nella progettazione e nel test di alimentazioni adeguate.

Per ulteriori informazioni su questa e altre soluzioni per gli alimentatori, visitare: http://www.ti.com/power-ca

Per contattare Robert Kollman: powertips@list.ti.com

Leggi tutti i corsi

Robert Kollman, Texas Instruments

Iscriviti alle newsletter »


Contenuti correlati

Scopri le novità scelte per te x

Elettronica Plus è un network di Quine.
Quine srl
Direzione, amministrazione, redazione, pubblicità
Via Spadolini 7 - 20141 Milano
Tel. +39 02 864105 | Fax +39 02 72016740 | P.I.: 13002100157
Contatti: media.quine.it | www.quine.it | quineformazione.it
Privacy
Copyright 2023 - Tutti i diritti riservati