Una soluzione completa per la verifica del progetto analogico

Il nuovo tool Virtuoso ADE Verifier di Cadence è stato concepito per fornire ai progettisti analogici una visione globale dell’intero design, collegando i requisiti ad alto livello – come consumi di potenza, guadagno e ampiezza di banda – ai singoli test generati per la misura delle specifiche

Pubblicato il 24 agosto 2016

Il gran numero di standard ISO introdotti per disciplinare i settori automotive, dei dispositivi medicali, industriale e avionico condividono un elemento comune: tutti i progetti che vengono presentati per essere sottoposti al processo di certificazione devo essere tracciabili.

Nella figura: Una schermata di Virtuoso ADE Verifier che visualizza una pianificazione completa di un progetto analogico

Nel caso degli standard ciò significa che ciascun blocco utilizzato nel progetto non solo deve superare i criteri delle specifiche imposte, ma deve anche riportare altre utili indicazioni per tracciabilità – quando è stato collaudato, quali tool sono stati utilizzati, chi ha effettuato il sign-off (ovvero l’approvazione) dei test e così via.

Per quanto riguarda il dominio digitale, nel corso degli ultimi 5-8 anni sono state messe a punto procedure standard che rappresentano un valido ausilio per la gestione della tracciabilità durante la fase di progettazione. Nel dominio analogico, invece, questo processo è più specifico e prevede un massiccio ricorso a spreadsheet che richiedono un aggiornamento manuale per tenere traccia di ciò che sta succedendo.

L’ovvio svantaggio è rappresentato dalla necessità di procedere a un intervento manuale per mantenere aggiornato lo spreadsheet. Ogni volta che quest’ultimo viene aggiornato manualmente, è possibile incorrere in qualche errore.

Il nuovo Cadence Virtuoso ADE Verifier permette di “aggirare” questo problema grazie al fatto di essere integrato all’interno del framework di progettazione Virtuoso: ciò significa che nel momento in cui i test vengono aggiornati anche la pianificazione (plan) è simultaneamente aggiornata.

Una soluzione “ad hoc” per il progetto analogico

Virtuoso ADE Verifier è stato progettato per consentire l’immissione delle specifiche di progetto ad alto livello che devono essere soddisfatte da tutti i blocchi che concorrono a formare il progetto stesso. È possibile identificare specifici blocchi nonché creare e successivamente documentare i test che stabiliscono il complesso di operazioni che deve essere eseguito per poter effettuare il “sign-off” del singoli blocchi.

Questo flusso di pianificazione di tipo “top down” consente al responsabile dello sviluppo dell’architettura del chip di identificare in primo luogo le esigenze relative alle specifiche di verifica e quindi affidare ai vari team di progetto il compito di predisporre i test specifici per la misura delle diverse specifiche. Una volta che i diversi team hanno creato i test specifici loro assegnati, sfruttando qualsiasi risorsa disponibile in Virtuoso ADE Explorer o Virtuoso ADE Assembler, i test stessi vengono collegati alle specifiche ad alto livello.

Anche le informazioni relative alla simulazione vengono correlate in modo da consentire la visualizzazione gli obbiettivi globali di progetto e l’esame immediato dello stato – pass/fail/run. Il tool di verifica è stato progettato per gestire la documentazione di supporto che può essere utilizzata per fornire informazioni esaustive relative ai blocchi, tipo: tipologia e obbiettivi dei test, stato delle esecuzioni delle simulazioni, date, progettisti coinvolti e luogo dove è stato realizzato il progetto.

Nel caso i compiti relativi al progetto analogico siano stati assegnati sfruttando un metodo tradizionale, il tool Virtuoso ADE Verifier può caricare i test e qualsiasi risultato che è stato conseguito e il progettista che si occupa della verifica può correlare questi risultati con le specifiche ad alto livello che sono state identificate. I progettisti analogici hanno sicuramente una maggiore familiarità con questo approccio di tipo “bottom up”.

Una volta pronti tutti i collegamenti, gli aggiornamenti possono essere gestiti con estrema semplicità da un singolo “pannello di comando” (cockpit). È anche prevista la possibilità di avviare regressioni per valutare/controllare modifiche dell’ultimo minuto che interessano un gruppo di test oppure tutti i test simultaneamente. Per eseguire queste regressioni è possibile utilizzare l’interfaccia utente grafica oppure creare automaticamente script testuali di regressione: in quest’ultimo caso gli utenti possono eseguire la regressione sfruttando un’interazione di tipo testuale (command line – a linea di comando).

Un gran numero di vantaggi

Uno dei principali vantaggi della metodologia appena descritta deriva dal fatto che è possibile eliminare le incertezze e ambiguità relative al flusso di verifica del progetto analogico. Diventa cioè evidente quando una specifica di alto livello non è collegata ai relativi test di verifica dell’implementazione circuitale. Risulta anche facile comprendere se a determinate specifiche non è stato assegnato un numero sufficiente di test.

Per esempio lo standard ISO può imporre che una determinata sezione operi in in differenti scenari ambientali, o che integri determinate metriche per la misura dell’affidabilità. In questo caso, all’interno di un pannello di controllo (dashboard) comune l’utente può aprire la specifica e vedere tutti i test che sono stati assegnati, l’attività svolta da ciascun test e lo stato attuale (pass/fail/pending). Per tutti coloro che si occupano della gestione del progetto, questo elenco di test può accelerare il processo di preparazione di un report che indica i progressi che sono stati compiuti.

Una volta pervenuti, grazie a questo tool, a un progetto completamente documentato, l’esecuzione della simulazione risulta particolarmente semplice. Il monitoraggio delle procedure (job) di simulazione consente all’utente di conoscere lo stato di tali job. A partire da una singola finestra è possibile lanciare, selezionare e arrestare le esecuzioni della simulazione.

Successivamente alla simulazione, vengono evidenziati i test le cui misure non rispettano le specifiche assegnate. Risulta relativamente semplice individuare questi malfunzionamenti, conoscere i dettagli del test e il responsabile che li ha eseguiti al fine di risolvere il problema e procedere quindi con lo sviluppo del progetto.

La verifica del progetto analogico non deve essere necessariamente un compito complesso e non è necessaria l’adozione da parte dei progettisti analogici di metodologie di verifica digitali che potrebbero risultare poco familiari. Il tool Virtuoso ADE Verifier si integra perfettamente in una metodologia di progettazione analogica e permette di effettuare un esame accurato dello stato del dominio analogico.

Questo tool permette inoltre di condizionare i dati analogici in modo da consentirne la condivisione con i tradizionali tool utilizzati per la verifica digitale, come ad esempio la suite Incisive vManager di Cadence. In ultima analisi, quindi, la verifica a segnali misti diventa un traguardo realistico e raggiungibile.

Steve Lewis, Product Marketing director, CIC and Packaging Group, Cadence



Contenuti correlati

  • Cadence annuncia la disponibilità della prima IP di verifica PCI Express 5.0

    Cadence Design Systems annuncia la disponibilità della prima Verification IP (VIP) del settore a supporto della nuova architettura PCI Express  (PCIe) 5.0. La VIP Cadence incorpora la tecnologia TripleCheck, la quale consente ai progettisti di system-on-chip (SoC)...

  • Cadence: nuove funzionalità per le tecnologie di TSMC

    Cadence Design Systems ha annunciato oggi nuove funzionalità che completano il proprio flusso di design integrato e olistico rivolto alla tecnologia di packaging avanzata Integrated Fan-Out (InFO) a livello di wafer di TSMC. Le soluzioni di Cadence...

  • Elettronica: sempre più “intelligente” e pervasiva

    Il tradizionale ’”European Media Event” organizzato da Publitek che ha visti riuniti a Monaco di Baviera aziende di primo piano del settore dell’elettronica e della distribuzione è un ottimo punto di osservazione per valutare e discutere alcune...

  • Le soluzioni DFM di Cadence qualificate per le tecnologie di processo Samsung

    Cadence Design Systems ha annunciato che i suoi tool per la progettazione DFM (Design for Manufacturing) sono stati qualificati per le tecnologie di processo 28nm/14nm/10nm di Samsung Electronics. Le soluzioni DFM di Cadence infatti sono state aggiornate...

  • Cadence: soluzione integrata di progettazione e verifica delle memorie

    Cadence Design Systems ha annunciato Cadence Legato Memory Solution, una soluzione integrata per la progettazione e la verifica della memoria che evita le complessità legate all’esigenza di dover combinare tool specifici dedicati alle varie attività di progettazione...

  • I tool di Cadence certificati per il processo Intel 22FFL

    Cadence Design Systems ha annunciato la certificazione/omologazione dei suoi tool full-flow digitali e di signoff, e i tool di progettazione custom/analogica per il processo Intel 22FFL (FinFET Low Power). Questo processo produttivo di Intel permette un leakage...

  • Le batterie automotive preferiscono gli ioni di litio

    Gli ioni di litio sono la tecnologia dominante nelle batterie automotive e si cerca oggi di migliorarne gli elettrodi per elevare quanto più possibile la densità di energia immagazzinabile e la potenza specifica generabile Lucio Pellizzari Leggi...

  • Reti neurali per applicazioni di visione artificiale

    Sono oramai numerose le applicazioni, in ambito industriale, automotive e commerciali che stanno iniziando a sfruttare le potenzialità offerte dalle tecniche di deep learning che utilizzano reti neurali; tra le più interessanti vi sono quelle di riconoscimento...

  • Elettronica e automotive: opportunità e sfide

    L’automotive resta il maggiore settore di applicazione delle tecnologie più innovative, che portano a un cambiamento radicale tutti le componenti del mezzo, da quelle più strutturali a quelle di connessione con l’esterno del veicolo Francesca Prandi Leggi...

  • Cadence: IP automotive per la 16FFC di TSMC

    Cadence Design Systems ha annunciato che la collaborazione con TSMC ha permesso lo sviluppo di un portafoglio IP per lo sviluppo di progetti automotive basati sulla tecnologia di processo TSMC 16nm FinFET Compact (16FFC). Questo ampio portafoglio...

Scopri le novità scelte per te x