Logiche programmabili più eterogenee grazie ai nuovi FinFET da 16 nm

Fig. 1 – Rispetto ai transistor in geometria di riga da 20 nm i FinFET con larghezza del canale di 16 nm fabbricati da TSMC hanno il 40% in più di velocità e consumano il 60% in meno

Pubblicato il 12 febbraio 2016

Protagonisti dell’ultima generazione degli Fpga Xilinx sono i transistor FinFET nei quali il canale di conduzione che collega emettitore e collettore attraversa sopra-die la base uscendone fuori ai due lati formando due “pinne” (fin). La forma un po’ più verticale di questi transistor rispetto ai transistor più tradizionalmente planari ne ha favorito la denominazione di 3D ma non c’è dubbio che questo approccio riduca resistenza di conduzione e capacità parassita nella zona del canale circondata dalla base e perciò migliora l’efficienza delle commutazioni.

Nelle fonderie taiwanesi TSMC sono stati accesi quest’anno gli impianti produttivi per la fabbricazione dei circuiti in geometria di riga da 16 nm disegnati con i transistor 16FF+ FinFET 3D e grazie a ciò Xilinx ha iniziato la produzione dei nuovi Fpga UltraScale+. Il passo avanti nei transistor è stato possibile grazie al miglioramento del processo di deposizione della base con la litografia a 193 nm e i nuovi transistor evidenziano così una velocità superiore del 40% rispetto ai transistor in geometria di riga da 20 nm e del 65% rispetto a quelli da 28 nm mentre il consumo di potenza scende rispettivamente del 60% e del 70%.

L’architettura UltraScale è stata sviluppata dai ricercatori Xilinx per superare la limitatezza delle interconnessioni fra i moduli dentro i chip multicore e grazie a ciò scalare dalla geometria di riga da 20 nm a 16 nm. Per permettere ai transistor di commutare più velocemente e a ciascun blocco funzionale di eseguire più rapidamente le task multiple, infatti, occorre migliorare il trasferimento dei segnali nel chip, la distribuzione del clock e i flussi di simboli attraverso le interconnessioni.

figura 2 ultrafpga

Fig. 2 – L’architettura UltraScale+ è definita da Xilinx “3D-on-3D” perché consente di implementare nei chip più moduli differenziabili nelle prestazioni e nella gestione delle interconnessioni

La tecnologia di ottimizzazione delle connessioni SmartConnect permette di ottenere la velocità operativa dell’ordine dei teraflops necessaria per gli Fpga di nuova generazione e l’architettura UltraScale è stata concepita proprio a tal scopo. Innanzitutto offre la possibilità di implementare la distribuzione multi-zona dei dati, del clock e persino dell’alimentazione e ciò consente di ottimizzare l’instradamento dei segnali eliminando i colli di bottiglia nei percorsi critici e ottenere velocità nei bus di più terabit al secondo. Inoltre, aumenta le risorse a bordo in termini di memoria e di I/O e pertanto migliorano le prestazioni dei chip composti da numerosi core singoli.

3D-on-3D

Xilinx definisce i suoi nuovi UltraScale+ dei Multi-Processing SoC (MPSoC) 3D-on-3D perché, innanzi tutto, sono fatti con più moduli circuitali disegnati con transistor FinFET 3D e poi perché hanno un grado di libertà in più rispetto ai consueti SoC perché possono essere differenziati dal punto di vista funzionale. Tutti i moduli si appoggiano su un unico strato intermedio di 65 nm dove grazie alla Stacked Silicon Interconnect Technology (SSI) condividono le connessioni interne ad alta velocità sia fra gli elementi funzionali omogenei sia fra i core di bordo con funzionalità specifiche come le GPU o le memorie e, inoltre, per i moduli più esigenti hanno anche la possibilità di appoggiarsi ai transceiver interni ad altissima velocità (28 Gbps).

figura 3 ultrampsoc

Fig. 3 – Gli Fpga Xilinx UltraScale+ ospitano moduli omogenei come gli array di porte logiche insieme a moduli specifici come core CPU, GPU, memorie UltraRam e interfacce ad alta velocità PCIe Gen4 e 100G Ethernet

Lo strato intermedio si appoggia poi a un vero e proprio substrato che ne permette il montaggio sullo zoccolo della scheda. La novità è che i moduli possono essere scelti tutti uguali laddove devono funzionare come array di porte logiche ma possono anche essere molto diversi fra loro se occorre che svolgano mansioni ben definite o custom. Questo approccio permette di assegnare mansioni differenti alle diverse zone del chip ma consente anche di programmare e riconfigurare ciascun modulo e dunque offre la massima versatilità da entrambi i punti di vista hardware e software. Nei nuovi Fpga UltraScale+ possiamo trovare, per esempio, da uno a quattro core ARM Cortex A53, un processore grafico ARM Mali-400, un abbondante blocco di memoria UltraRAM, un modulo video codec H.265 e le interfacce DisplayPort, PCIe Gen4 e 100G Ethernet, oltre a un’indispensabile Power Management Unit.

Questa eterogeneità dei moduli operativi è frutto del perfezionamento della tecnologia Zynq UltraScale+ MPSoC che consente di scegliere “the right engines for the right tasks” e personalizzare ogni dispositivo su misura per l’applicazione alla quale è destinato.

figura 4 eterog

Fig. 4 – Grazie ai FinFET da 16 nm gli Fpga diventano eterogenei e personalizzabili con la dotazione hardware e la programmazione software su misura per ogni applicazione

Oltre a rendere gli Fpga ancor più competitivi rispetto agli Asic, la geometria di riga di 16 nm permette di disegnare memorie UltraRAM a bordo con capienza fino a 432 Mbit e di questo vantaggio ne beneficiano tutti i moduli installati con un miglioramento del rapporto prestazioni/watt osservato nei test da due a cinque volte maggiore rispetto agli analoghi dispositivi in geometria di riga da 28 nm. Xilinx e TSMC stanno procedendo di gran passo con lo sviluppo dei processi di fabbricazione in geometria di riga da 10 nm e da 7 nm che potrebbero essere annunciati nel 2017 ma il condizionale è d’obbligo perché le dimensioni del canale impongono difficoltà quantistiche per le quali è probabile che ci vorrà un po’ di tempo.

Lucio Pellizzari



Contenuti correlati

  • Cadence: IP automotive per la 16FFC di TSMC

    Cadence Design Systems ha annunciato che la collaborazione con TSMC ha permesso lo sviluppo di un portafoglio IP per lo sviluppo di progetti automotive basati sulla tecnologia di processo TSMC 16nm FinFET Compact (16FFC). Questo ampio portafoglio...

  • I tool di Cadence sono compatibili con la piattaforma 7LP

    Cadence Design Systems ha annunciato la compatibilità dei suoi tool di signoff e di progettazione custom/analogica con la v0.5 della tecnologia per semiconduttori FinFET GLOBALFOUNDRIES Leading-Performance a 7nm (7LP). Questo passaggio permette, rispetto alla precedente tecnologia FinFET...

  • Logiche programmabili e tool

    Quando si parla di logiche programmabili, la mente del progettista corre a dispositivi come FPGA o CPLD. Ma non dobbiamo dimenticare il ruolo specifico che questi prodotti hanno nell’automazione industriale Leggi l’articolo su Elettronica Oggi di maggio

  • Come ottimizzate la Realtà Aumentata con un SoC interamente programmabile

    I sistemi AR, oramai comuni in numerosi settori, da quello commerciale a quello industriale e militare, devono soddisfare requisiti spesso in contrasto tra loro. Contrasti che possono essere superati grazie ai SoC programmabili di Xilinx Leggi l’articolo...

  • Avnet e Xilinx espandono l’accordo globale

    Avnet e Xilinx rinnovano il loro impegno reciproco, in virtù del successo del Primary Global Channel, un rapporto che vanta ben 31 anni consecutivi nella distribuzione di tutti i prodotti programmabili di Xilinx. Grazie a questo rafforzamento...

  • Logiche programmabili e tool

    In termini generali, l’espressione “logica programmabile” si estende a numerose tipologie di dispositivi, anche ai più semplici PLD (Programmable Logic Device). Nati dall’evoluzione dei primi componenti programmabili, come PLA, PAL e GAL, questi dispositivi hanno progressivamente aumentato...

  • Xilinx avvia la distribuzione della tecnologia di riconfigurazione dinamica

    Xilinx ha annunciato oggi la versione 2017.1 dell’ambiente Vivado Design Suite HLx Editions, con un’ampia disponibilità della tecnologia di riconfigurazione parziale, per rendere possibili gli aggiornamenti dinamici sul campo e una maggiore integrazione di sistema in un’ampia...

  • Cadence annuncia la piattaforma Virtuoso Advanced-Node per processi a 7nm

    Cadence Design Systems ha annunciato il rilascio della nuova piattaforma Virtuoso Advanced-Node per il supporto di progetti a 7nm. Si tratta di una piattaforma di progettazione personalizzata di nuova generazione, realizzata con la collaborazione con i clienti...

  • Embedded World 2017: Xilinx presenta i system vision intelligenti

    Xilinx presenterà i system vision intelligenti, reattivi e riconfigurabili a Embedded World 2017 a Norimberga. Le conferenze e le demo illustreranno come i tool, le librerie e le metodologie di Xilinx forniscano le funzioni di apprendimento automatico,...

  • Xilinx lancia l’Embedded Vision Developer Zone

    Xilinx ha lanciato l’Embedded Vision Developer Zone, dedicata agli sviluppatori di software, hardware e sistemi, per accelerare la loro produttività nella realizzazione di applicazioni di visione artificiale interamente programmabili e differenziate. Attraverso l’ Embedded Vision Developer Zone, Xilinx...

Scopri le novità scelte per te x