Epson migliora la durata della batteria con Xtensa

Dalla rivista:
EONews

 
Pubblicato il 25 febbraio 2015

Epson  è passata dal precedente sottosistema GPS a  uno con processore Cadence Tensilica Xtensa che ha permesso di  prolungare la durata della batteria del suo orologio da polso. Lo smart watch potrà dunque restare con monitor attivo per un periodo più lungo, da 14 ore fino a 30 ore, con la funzione GPS attivata.

L’architettura altamente flessibile del processore Xtensa ha permesso di  ottimizzare la progettazione, di ottenere la massima potenza, prestazioni e risultati. Il processore Xtensa può essere personalizzato per gestire sia le elevate prestazioni di elaborazione del segnale digitale (DSP) sia le funzioni di elaborazione e controllo embedded. Xtensa consente ai progettisti di sviluppare caratteristiche più competitive e differenziate con la potenza più bassa, integrando il controllo e l’elaborazione del segnale in un unico nucleo.

Kenichi Ushiyama, general manager di Epson afferma: “Adattando il processore Tensilica Xtensa Cadence alle nostre necessità siamo in grado di integrare funzioni di controllo e l’elaborazione del segnale in un unico nucleo, risparmiando energia e spazio in un design estremamente contenuto”.

ap



Contenuti correlati

  • I tool di Cadence sono compatibili con la piattaforma 7LP

    Cadence Design Systems ha annunciato la compatibilità dei suoi tool di signoff e di progettazione custom/analogica con la v0.5 della tecnologia per semiconduttori FinFET GLOBALFOUNDRIES Leading-Performance a 7nm (7LP). Questo passaggio permette, rispetto alla precedente tecnologia FinFET...

  • Cadence amplia l’accesso ai propri tool online riservato ai clienti ARM DesignStart

    Cadence Design Systems ha annunciato di avere ampliato il supporto per il programma ARM DesignStart, incluso il nuovo processore ARM Cortex-M3 e ARM CoreLink SDK-100 System Design Kit, che include CoreLink SSE-05, un sottosistema completamente verificato. Questo consente...

  • Cadence: VirtualBridge Adapter per l’emulatore Palladium Z1

    Cadence Design Systems ha annunciato il rilascio del nuovo VirtualBridge Adapter, una soluzione di emulazione virtuale che accelera il bring-up del software nella verifica pre-silicio rispetto alla simulazione RTL. VirtualBridge Adapter offre infatti un nuovo modello di...

  • Cadence: IP DSP per reti neurali

    Cadence ha presentato la prima IP DSP per reti neurali destinata alle applicazioni automotive e di sorveglianza, ai droni e ai dispositivi mobili. Tensilica Vision C5 è il primo core IP DSP stand-alone autonomo per reti neurali...

  • Cadence annuncia la piattaforma Virtuoso Advanced-Node per processi a 7nm

    Cadence Design Systems ha annunciato il rilascio della nuova piattaforma Virtuoso Advanced-Node per il supporto di progetti a 7nm. Si tratta di una piattaforma di progettazione personalizzata di nuova generazione, realizzata con la collaborazione con i clienti...

  • Ottimizzazione di un algoritmo per applicazioni ADAS

    L’adozione di tecnologie per la visione artificiale (CV – Computer Vision) si sta diffondendo rapidamente in applicazioni di guida autonoma. Gli algoritmi di visione artificiale sono di tipo compute-intensive, ovvero richiedono una notevole mole di calcoli. L’esecuzione...

  • Cadence: disponibile la piattaforma Sigrity 2017

    Cadence Design Systems ha annunciato la disponibilità di Sigrity 2017. Si tratta di un portfolio tecnologico che introduce diverse caratteristiche fondamentali specificamente progettate per accelerare il signoff della power e signal integrity del PCB. Tra le funzionalità...

  • Cadence collabora con CommSolid per il mercato IoT cellulare

    Cadence Design Systems ha annunciato una collaborazione con CommSolid, società del settore IoT (Internet of Things) cellulare. La collaborazione intende affrontare la rapida crescita del mercato dell’internet delle cose cellulari attraverso la nuova IP in banda base...

  • Cadence: supporto per i progetti SoC safety-critical con interfaccia ARM MBIST

    Cadence Design Systems ha annunciato il supporto dell’interfaccia ARM Memory Built-In Self Test (MBIST) da parte di Cadence Modus Test Solution. Questo supporto permette ai clienti di realizzare progetti system-on-chip (SoC) safety-critical innovativi e con caratteristiche PPA...

  • Cadence e MathWorks: nuove soluzioni di simulazione

    Cadence Design Systems ha annunciato di aver stretto una partnership con MathWorks per semplificare la progettazione a livello di sistema e l’implementazione a livello di circuito in merito alle applicazioni mixed-signal per internet of things (IoT) e...

Scopri le novità scelte per te x